>>867
ラトックのデータ見ないで書いてるんじゃないすか？
　　---------------------------
　　最大絶対定格は-0.5VからVdd+0.5Vなんだから9Vかかっている時点
　　で基本的にアウト。
　　---------------------------
あの図からわVddも一緒に上がっていることが判るす。電源側わCable Power +
で測定しているすから、PHYチップのVddピンの電圧あれより若干低い筈じゃない
すかね。