トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0267
774ワット発電中さん
05/01/17 13:57:24
ID:nbreKvnf
>電源投入時の過渡状態を考えれば、非同期リセットにしておくのが無難。
逆だろ。
電源投入時の過渡状態を考えれば、同期リセットにしておくのが無難。
だよ・
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています