> VHDLをLisp構文で書ければ、コンピューター内部が全部Lispで記述されている
verilog HDL あたりだと構文は Lisp 化しやすげだけど, 膨大な量の
*HDL 用標準ライブラリあたりもすべて Lisp 化するとなると大騒ぎだw