verilogHDLの課題なのでスレチなのですが、課題を手伝っていただけるスレと言うことで、知識のある方どうかご協力をお願いします。
[2] 問題文(含コード&リンク)：http://kansai2channeler.hp.infoseek.co.jp/cgi-bin/joyful/img/8633.txt
上がHDL記述、下が私の書いたテストベンチになっています。
上のHDLがシュミュレーション出来る様に、私のテストベンチに手を加えていただけないでしょうか？
任意に入力した値数個対して出力が確認出来る簡単なもので結構です。
verilogHDLを習ってまだ一ヶ月程度なので、根本的な書き方のミスがあるかと思います。
今週中にご教授いただけると助かります。どうか、よろしくお願い致します。