verilogのパーサがほしくて
cygwin + antlrをインストールした後

http://www.eecs.berkeley.edu/~ahurst/research/verilog_grammar.html
からダウンロードしてみました。 flex とbisonは入れていません。

makeしてexeファイルが作れて、adder.vという例題ファイルをexeに食わしてみたのですが、

Parsing Verilog file...
... successful!

というメッセージが出たのですが、ファイルが生成されません。どこかにできているものでしょうか？
ご存知の方いたら教えてください。