暇だからVHDLでも書こうかな
■ このスレッドは過去ログ倉庫に格納されています
0001デフォルトの名無しさん
NGNGuse ieee.std_logic_1164.all;
もしかして板違い？
0153148=150
NGNGなるほど。
WinXP だけど、HomeEdition なんだよなぁ・・・ そのせいかも知れない。
インストーラーは Win2000 か XP Pro かのチェックしかしてなかったりして。
旧バージョンはWin98とかにも対応しているらしいけど、さて、どうしようかな。
0154141=152 ◆TMMMMMMMMM
NGNGもの凄い勢いでCrypt(3)を計算するマシーンです。
>>153
WXP の基本構造は W2k と対して変わらないはず(つまりWMEとかと違う)
ので、何が悪いんだろうね、それはわからないけど、
Home editionは、いくつかファイルが欠けてたりするから、そういう問題かな?
手元に XP Home がないので追試することができん。
0155デフォルトの名無しさん
NGNGデザインウェーブマガジンのページみたけど、
基盤にFPGAとレギュレータ（おそらく2.5Vと3.3V）だけだったね。
ダウンロード回路とかクロック源とかは自作しる、ということか・・・
でもほすぃ。
0156デフォルトの名無しさん
NGNG0157デフォルトの名無しさん
NGNGダウンロード回路なんて、別に面倒くさければ買うことだってできるし。
買うつもりだけど、また放置しそうだなぁ・・・・
0158デフォルトの名無しさん
NGNG155は漏れだけど、言い訳させてくれよぅ。
仕事でFPGAを含むロジック回路を作っているので、
クロックとかダウンロード回路も、
自作の面倒くささは体験ずみだから、
ぼやいちゃったわけです。
まぁ知識ないってのは当たっているけどさ。
0159デフォルトの名無しさん
NGNG簡単だよ。
知識が無いって言うより不器用なんだな。
やっぱ逝ってよしだ。（ｗ
0160デフォルトの名無しさん
NGNG負けず嫌いの奴だな（ｗ
0161デフォルトの名無しさん
NGNGあのぅ・・・回路自体が複雑じゃないってのは同意だけど、
ユニバーサル基盤でジャンパ線をハンダ付けする面倒くささって
解んないかなぁ・・・(´･ω･`)
器用な人がうらやますぃよ。
VHDLと関係ない話になってしまってごめんよぅ。
0162デフォルトの名無しさん
NGNG全然面倒臭くないよ。
それどころか楽しい。
0163デフォルトの名無しさん
NGNG0164デフォルトの名無しさん
NGNG（ ´,_ゝ`）ﾌﾟｯ
0165デフォルトの名無しさん
NGNG不器用は氏ね
で良いのか？流れ的に
0166デフォルトの名無しさん
NGNGバックナンバーとしてゲトする価値アリ？
それとも秋月のPICプログラマキットのFPGA版みたいなもののほうが
全部まとまってて楽かしらん。
0167デフォルトの名無しさん
NGNGhttp://www.cqpub.co.jp/eda/Stratix/default.htm
こういうのか。
( д ) ゜ ゜ﾀｶｰ
0168デフォルトの名無しさん
NGNG0169２７歳＠風邪と欝で有休
NGNGちなみに凡人以下幼稚園児以下な俺は、三年たっても
ダメぽ。そろそろ潮時かなとーさん。
0170デフォルトの名無しさん
NGNG取り敢えず簡単な電気の基礎から入れ。
言語だけわかっても現実に使えなければ全くの無意味だからな。
0171デフォルトの名無しさん
NGNG10月号買おうかと思ったら在庫ﾅｼだってさ…
しかたないからFPGAとユニバーサル基盤買ってくるか
0172デフォルトの名無しさん
NGNGそりゃ乗り遅れたお前が悪い。
0173デフォルトの名無しさん
NGNG漏れは2冊ゲトした。どうだ？うまやらしいか？
0174デフォルトの名無しさん
NGNG一冊五千円でお売りします。
0175デフォルトの名無しさん
NGNG乗り遅れた人もマイペースでやっていけばいいさ・・・。
FPGAボードの製作を当分の目標として電子工作でもすれば、プリント基板
の入門もできる。
0176デフォルトの名無しさん
NGNGまぁフリップフロップは基本中の基本ってことでいい？
もちろんRS,T,D,JKなどなど。もちろん負論理も正論理も知っているということか。
間違ってもANDとORとNAND、NOR、XORは知らないとごみとして捨てられるというわけ？
0177デフォルトの名無しさん
NGNG論理回路がどんな動きをするかは基本中の基本だろうな。
F/Fはその後で良いがこれも基本中の基本。
どっちも知らないと話にならんのでは？
0178デフォルトの名無しさん
NGNGいやこのスレに書き込んだ香具師みんなこれくらい知っているんだろうなと思っただけだよ
0179デフォルトの名無しさん
NGNG基礎知識として持っているに越したことはないが、
VHDLでコーディングする際には不要な知識。
例えばRS_FFやらJK_FFというcomponentを作って
top entityでそれらを組み合わせる・・・
・・・なんてコードを組んでしまう設計じゃ、
言語設計の意味がなくなってしまう。
（年輩の技術者がVHDLを習うと、
どうしてもこういう設計をしてしまう模様）
RTLレベルで信号の流れをイメージ化して
コードを組むことができれば、
VHDLを使う限りにおいては一応合格ではなかろうか。
といいつつ、実機でのdebugレベルになると
間欠症状の不具合を考えるとき、
setup/hold timeの概念も持っていないと、
論理が正しいのに、なぜ！と嵌ってしまう罠。
0180デフォルトの名無しさん
NGNGHDLでRSFF系のFFってのは論外だし、そもそもFPGA等では禁じ手の一つだよ。
そもそもそんな非同期な回路を書く為の物では無いしね。＞HDL
しかし論理回路を理解する上で知っていて欲しい知識ではある。
今となってはあくまで知識レベルであって必須では無いが。
0181デフォルトの名無しさん
NGNGそうそう、VHDLセミナーを受講した際に、
講師が口酸っぱくして言っていたのが
「同期回路の設計！ゲートクロックを使うな！」
だった。
元々ソフト屋だったので、その概念を抵抗なく受け入れられたけど、
74シリーズでハードを組んでいた年輩の技術者にとっては、
どうも馴染めないようですな。
0182デフォルトの名無しさん
NGNG同期
「ホレッ」
「イヤーン」
非同期
「ホレッ」
「アッアッアッ・・・イヤーン」
こんな感じですか？
0183デフォルトの名無しさん
NGNGつまんね
0184デフォルトの名無しさん
NGNG会社ならしゃーないんだろうが。プログラム言語を知ってるならあの仕様は苦痛な
だけだろ？コンパイルオプションなんか事実上無いに等しい。おまけになんであんなに
長い予約語にしたんだ。生産性超低し。Verilogもかったるいけど、VHDLと比べると
ぜんぜんまし。少なくとも苦痛じゃない。
#そろそろ、まともに使えるフリーのシミュレータと論理合成ツールってでないものかね。
#ハードゥエアベンダは情報提供嫌がるだろうな。
0185デフォルトの名無しさん
NGNG別に何とも思わんね。＞VHDL
逆にVerilogの曖昧に出来てしまう記述の方が合成の時
不安になるから結局似たような厳格な記述になる。
少なくとも言語の優劣を語っても無意味。
0186デフォルトの名無しさん
NGNGメカでも構成できるだろう。今時は純粋なメカで構成することは稀だが，
エアー回路だけでロジックを作り上げる欧州勢もいるからな。
0187デフォルトの名無しさん
NGNG少なくともこのスレッドはHDLの事を論じるスレッドだから
基本は弱電になる。
話を発散させても無意味だろう。
0188デフォルトの名無しさん
NGNG糞野郎は糞環境で仕事をしても何も感じないようだな。
そういうことを言ってるやつは生産性をまったく無視してるか、HDL以外の
まともな言語開発環境を知らん井の中蛙だ。大体コンパイルオプションの
有無と長ったらしい予約語が、厳格な表記と何のつながりがあるのか言ってみろ。
結局、糞だったんだよVHDLは。
0189デフォルトの名無しさん
NGNGおなじようなHDLであるVHDLが出てきたのか全く意味不明。別に新しい
ことが出来るわけでもなく、設計現場に余計な労力を使わせただけで
結局Verilogに取って代わるシェアを奪ったわけでもなく次世代言語が
登場しようとしてる。
0190デフォルトの名無しさん
NGNGなんだ結局良くVHDLを使いこなせてない半可通か。
馬鹿みたいだなお前。
0191デフォルトの名無しさん
NGNG本当に馬鹿な論理だ。
0192デフォルトの名無しさん
NGNG省力化はきわめて重要なファクターであることにも気づかない大マヌケ
0193デフォルトの名無しさん
NGNGお前のやってることは設計じゃなくて、日記つけてるのと同じ。日記は家でつけろ。
0194デフォルトの名無しさん
NGNG結局仕事出来ない奴がその理由をツールに求めてるだけでしょ？
お前の場合。
0195デフォルトの名無しさん
NGNGま、どっちも使ってると一寸面倒かなー程度で別にここまで
切れる程の事は無いと思うが？
一寸心を病んでるんじゃないですか？
0196デフォルトの名無しさん
NGNGほとんど特徴の差が無いVHDLとVerilogをなんで両方使ってるの？
差が無いならどっちか一方だけ使ってればいいじゃん。
0197デフォルトの名無しさん
NGNGうツ！反論できない
0198デフォルトの名無しさん
NGNGそりゃ納入先の仕様による。
0199デフォルトの名無しさん
NGNG仕事であればHDLのたらいまわしなんかされない。あれこれやってるように見えて
も所詮は製品の一部のお手伝いをしてるだけ。まっとうな大学出てまっとうな就職
して自分が望まなければそんな風にはならない
0200デフォルトの名無しさん
NGNG学歴の話までし始めたら本当に頭がおかしいのかと
疑わざるを得ない。
貴方が見ている世界だけが全てではない事を知りましょうね。
世の中メーカーしか無い訳じゃない。
外注を卑しむとも捉えられかねない書き込みは見苦しいと
しか言いようがないよ。
0201デフォルトの名無しさん
NGNGなーるほど！食うために選択の余地なんかないわけか。そりゃ設計の優劣なんか
議論しても始まらないわけだね。お客様のお気に召すままってことだね。
0202デフォルトの名無しさん
NGNG0203デフォルトの名無しさん
NGNG特に何かおかしいとこを言っているとは思えません。
荒らし目的なら何処か余所のスレッドで御願いします。
0204デフォルトの名無しさん
NGNGよもやこのスレがこんな荒らしを受けるとはおもわなんだ。
0205デフォルトの名無しさん
NGNG0206デフォルトの名無しさん
NGNG昨日からここに張り付いてる奴ってなんか気持ち悪いよね。
0207デフォルトの名無しさん
NGNG0208デフォルトの名無しさん
NGNGCyberDogっていうC言語がらみの論理合成ツール
評判よくない
0209デフォルトの名無しさん
NGNG水面下で結構のびてたんだね。
>>188
＞HDL以外のまともな言語開発環境を知らん井の中蛙だ。
自分HDLしか知らないんだが、どんなのがあるのかな？
ｶｽﾀﾑLSIとか作るのも知らん。
0210デフォルトの名無しさん
NGNG馬鹿を呼び込む蒸し返しは遠慮願いますかね？
それとも荒らしたいのか？
0211デフォルトの名無しさん
NGNGSFLで記述してverilogに変換して使う。ってやつ。
ET2003で東海大学？がその変換プログラム公開してたが、なかなかだった。
ネットで落とせるみたいなこといってたが、そのときのパンフ行方不明ｗ
多分検索すればでてくるんだろうけどね。
とりあえずSFL自体はかなり書きやすい言語だけに、変換プログラムさえマトモならかなり楽になりそう。
すくなくとも最近はやりのＣでのコーディングよりは直感的に書けると思うよ。
0212デフォルトの名無しさん
NGNG本当はシスティナCといってるらしいが。
0213デフォルトの名無しさん
NGNGでも同期回路オンリーじゃなかったか？＞SFL
0214デフォルトの名無しさん
NGNG最近ハードに近い仕事がしたくて色々調べてみたがやっぱりVHDL→Cってしな
いといけないのか？
Cをやってたら大体言語の意味は解るのか皆さんの意見をキボンヌ
0215デフォルトの名無しさん
NGNG皆、バスブリッジなんかのシステムLSIばっかで、モノ本のﾌﾙｶｽﾀﾑはさておき、ｶｽﾀﾑLSIなんかやらん(機会がない)のかな？
>http://white.csys.ce.hiroshima-cu.ac.jp/~kitamura/public/note_12.pdf
>↑ストアドロジック(マイクロ命令)についてでているね。
>図が出るのが遅いから、右クリックで取り込むのが吉。
>p3には基本の垂直型が。p4には水平型がでている。
>p3の図では、CPU命令を取り込んで、それを順序制御かけてCPU内各所のﾄﾗﾝｽﾎﾟｰﾄのｽﾃｰﾄへ制御信号だしてる様(ﾚｼﾞｽﾀﾄﾗﾝｽﾌｧ)が見てとれる。
>最近は、高速化の為にストアドロジックじゃなくてワイヤードロジックで組んでるのかな。
>動作は同じだと思うけれど・・・。
ところで、俺、CISCとRISCの性能の違いがしっくりこないんだよな。(特にCPUに対する負荷。サイトによって書いてあることまちまち）
CISCってもともと、INTEL系のｱﾄﾞﾚｽﾗｲﾝ､ﾃﾞｰﾀﾗｲﾝ共有の為(今は違うけど)の時間的ロスを補う為に、CPU命令を増やしたところから至ってるんでしょ。(パイプラインバスもその為だけど)、
対してRISCはMOTOROLLA(後のPOWERPC)に代表されるようにｱﾄﾞﾚｽﾗｲﾝ､ﾃﾞｰﾀﾗｲﾝ別々のパラレルに太いﾗｲﾝもってて、CPU命令を単純にして、CPU内処理を早めようとしたのがRISCでしょ。
この２つの性状の違いってどうよ。
0216デフォルトの名無しさん
NGNG0217デフォルトの名無しさん
NGNG0218デフォルトの名無しさん
NGNG作り方は似ている。
FPGAもLSIもプログラムで論理を組んでそれをソフト(Cに酷似したVHDL,VelirogHDL,Cで書く専用アプリケーション)で論理合成(実際の回路化(ANDとかORとかの組み合わせ)する。
で、間違えがないがダミーの信号を入れて、回路出力を見るシュミレーション機能があるからそれをして、レイアウト(実物の回路図)にして、またシュミレーションする。
ここからが違う。FPGAはまるで、ROMを焼くようにカキコ機で電圧かければ回路が形成される。
ちょうど、EPROMのようなもの。
対してCPUは以下のような手順で回路を作る。
上記手順でできたファイルをMEBES(ﾒｰﾍﾞｽ)というファイルに変換してフォトマスク製造装置にかける。
ここで、ネガができる。写真ではネガを拡大プリントして写真にするけど、半導体製造ではそれを超縮小プリントするんだよ(最低でも1/1000倍くらい)。
思いっきりはしょっていうとできたネガフィルムに電子線を当てて(電子線描画装置で超縮小プリント)、純なシリコンチップに焼けば、ちゃんとシリコンチップ上に半導体の基本領域であるp領域とn領域が形成されていく。
もちろん、レジスト(写真の銀の用に半導体にも専用の薬品がある）、エッチングを何段階も繰り返して何層にも半導体層を築き上げていく。
0219デフォルトの名無しさん
NGNG>http://white.csys.ce.hiroshima-cu.ac.jp/~kitamura/public/note_12.pdf
に対して、
>p3の図では、CPU命令を取り込んで、それを順序制御かけてCPU内各所のﾄﾗﾝｽﾎﾟｰﾄのｽﾃｰﾄへ制御信号だしてる様(ﾚｼﾞｽﾀﾄﾗﾝｽﾌｧ)が見てとれる。
はちと分かりにくかったか。
トランスポートとは入出力のこと。実際はこうなってる。
0/1を入力でon/off
|
＿＿＿｜＼＿＿＿
｜ ｜／ ｜
｜ ｜
｜ ｜
｜＿／｜＿｜
＼｜
｜
0/1を入力でon,off
これで、信号路が両方向Shutされてるか、どちら側かに導通されてるかコントロールできる。
脇から入れる信号は0(GRNにつながってる),1(+につながってる),Z(どこにもつながってない。宙つり）の3パターンあるからﾄﾗｲｽﾃｰﾄ(TriState)と呼ぶ。これを>>215ではｽﾃｰﾄと略した。
図だと、各レジスタ、実際に演算するALUの出入り口にコイツが設けられているから、トライステートに信号入れてやれば、データの移動ができる。そういう意味。
0220デフォルトの名無しさん
NGNGMEBESファイルは、元のファイルから、pnpもしくはnpn構造を形づくれる様に、複数枚のマスク(ネガフィルム）を作ってくれる。
もちろん、画面上で、修正して作り直すこともできる。
画面上で見ると、複数枚のフィルムがあるから、ちょうど、別々の縁取りの色フィルムを重ねたように見える。
それで、何層も描画して半導体層を築く。
0221デフォルトの名無しさん
NGNG基礎的な電子の話から入って、ラッチやｆｆのやセレクタや
ステートマシンなども勉強して、ストップウオッチ式カウンタや
ｐｍｗジェネレータなんかもつくれるようになりますた。
が、入った派遣会社で飛ばされたところがまるっきり関係のないところですた。
0222デフォルトの名無しさん
NGNG0223hage
NGNGソフト系にくらべて趣味で使う比率がすくないのかなぁ？
趣味でやるにはCPLDとか天国なのに。
0224デフォルトの名無しさん
NGNG仕事でも趣味でも書いてるよ。
でももうすぐCに入れ替わるんだろうな。
0225デフォルトの名無しさん
NGNGSystem-C や Spec-C のスレってないよね?
そろそろ作ってもイイやうな...
0226デフォルトの名無しさん
NGNG解説求む
process(CLK)--process文。この中では順次処理文で記述する
--（）の中はセンシティビティリストといい、ここに指定した信号が
--変化した時のみ、begin~end process内の記述を実行する。
--ここから下のif文についてよく分からないのです。COUNTは７ビットです
begin
if CLK'event and CLK = '1'then
if RST = '1' or COUNT = "00000000"then
COUNT <= DIP;
else
COUNT <= COUNT-'1';
end if;
end if;
end process
0227デフォルトの名無しさん
NGNG0228デフォルトの名無しさん
NGNG何がわからないかがわからない
たぶんVHDL云々より、論理回路がわかってないんじゃないの？
つーか、悩むよりもシミュレーションして波形みれば一発じゃん。シミュレーションすれ。
0229226
NGNG0230デフォルトの名無しさん
NGNG0231デフォルトの名無しさん
NGNG小説
0232デフォルトの名無しさん
NGNG【悪】物性と情報工学が愚痴るスレ【代官】
http://science2.2ch.net/test/read.cgi/denki/1072103600/l50
10 ：☆必見☆ ：03/12/24 13:19 ID:yk+hQdcF
情報工学は
・ハードと直接やり取りするOSカーネル、デバイスドライバ、ブートローダのスレ。
・カスタムLSI、システムLSIの大規模集積回路のロジックのスレ。
物性は
・液晶、有機EL、プラズマディスプレイ等のスレ。
・半導体製造でのステッパで行われるnpn、pnp、npnp構造の構築のスレ。
(個人的には、エレクトロマイグレーション、イオンマイグレーション、ラッチアップ等の故障モードにも興味あり)
辺りを建ててくれヨウ！
電子部品は物性と切っても切れない仲だし、情報では、カーネル等に関するスレを見かけないしCPUなんかのロジックを深く語るスレもあまり見受けないし。
0233デフォルトの名無しさん
NGNG0234デフォルトの名無しさん
NGNG0235デフォルトの名無しさん
NGNGテキストエディタでVerilogHDLを記述し、
MAX+PLUSⅡAdvancedSynthesisにて論理合成、
MAX+PLUSⅡでシミュレーションとしたいのですが
MAX+PLUSⅡAdvancedSynthesisでのコンパイルの際に
Warning: Ignored unnecessary INPUT pin 'CLK'
Warning: Ignored unnecessary INPUT pin 'RES'
Warning: Ignored unnecessary INPUT pin 'SW0'
といった警告文が表示されます。
これのせいでシミュレーションができません。
（Ignoredと書かれたINPUTがシミュレーション段階で表示されないため）
漠然としていて分かりにくいと思いますが、
こいった警告文が出る際に直すべき箇所が分かる方が
いらっしゃいましたらぜひ教えてください。
どんなことでも結構です。お願いします。
0236235
NGNG0237デフォルトの名無しさん
NGNG勘で。
指定しているデバイスに何か問題があるのかも。
もしくは clk, res, sw0 ピンの使い方が悪いとか。
0238デフォルトの名無しさん
NGNGVHDLのスレでVerilogの質問書いて、しかもageか。
おめでてーな。
漏れはVHDLで同じwarningを見たことがあるから、
多分、原因はアレだろうな。
0239デフォルトの名無しさん
NGNG氏ねボケが
0240デフォルトの名無しさん
NGNGclk, res, sw0を回路の中で使っていないとか？
>こいった警告文が出る際に
こいった際にはALTERAのサイトの中でwarningの内容を検索かけてみるとか
0241デフォルトの名無しさん
NGNG指定するデバイスに合わせて手動でPIN配置してみては。
0242デフォルトの名無しさん
NGNGどなたかご存じないでしょうか?
0245デフォルトの名無しさん
NGNG関西圏だと解るURLだな
0246デフォルトの名無しさん
NGNG0247デフォルトの名無しさん
NGNGttp://altimanet.com/solutions/cradle/workshop.htm
0248デフォルトの名無しさん
NGNG0249デフォルトの名無しさん
NGNGどんなに小さくてもいいから成功したコードがあるかどうか。
input clk;
input xrst;
input i_a;
output o_b;
reg r_d;
always @(posedge clk or negedge xrst) begin
if (!xrst) r_d <= 1'b0;
else r_d <= ~i_a;
end
assign o_b = r_d;
とかでもいいからさ。
0250デフォルトの名無しさん
NGNG0251初心者
NGNG大変申し訳ありませんがどうか助けて下さい。
12BITのdataを5.5という数値で
割った答えを16BITで出力する回路を
考えています。
答えに少数点以下の数値がある場合は、
整数に繰り上げます。
例えば、
(簡単のため10進数で考えると)
答えが1.1なら → 2とする
答えが1.000023なら → 2とする
といった具合です。
関係演算子「 >= 」と 加算演算子「 - 」を使って
解を求めようとしているのですが、
[ 000000111111 >= 5.5 ]
のような評価や
また、[ 000000111111 - 5.5 ]
のような計算が出来ません。
データタイプの異なるものに対して
どのようにしたら評価できるのでしょうか？
どうか教えて下さい。
0252デフォルトの名無しさん
NGNGとっつきにくいC++とかお勉強するのもやめて
言語が似ているPascal・Delphiとかに逝くもよいかな？
あるいはもし開発環境あるならVHDLのベースとなったAdaへ逝くって手もあるかもしれんが？
■ このスレッドは過去ログ倉庫に格納されています