>>578
わかりやすい説明ｻﾝｸｽ。
＞　なお、メインフレーム用のCPUでは、A BIT, D BIT 相当のBITだけではなく、
＞「アクセス時間」などの統計情報も PTE にCPUが書き込んでくれるものが
＞あるそうです。
物理メモリよりも大きい仮想メモリを基準に据えれば、そうすべきなのかもな。
CPU設計はOS設計と切り離しちゃだめだと再認識。（←だからなんだよ）

ところで、Lﾀｿは、ページングアルゴリズムの実装の工夫で何を解決しようとしてる？
・スラッシングの防止（必要メモリが物理メモリを超えた途端ﾀﾞｻｰ）
・トータルパフォーマンスの向上（曖昧だな）

それとも、単に、
・最低限のページングアルゴリズムを実装した時のパフォーマンスダウンを抑止
したいだけ？ワーキングセットが理想的なのに、それを実装すると、理想に反して
パフォーマンスが落ちるのに耐えられないのか。


OSがどのように使われるかで最適（と思われる）ページングアルゴリズムは
異なるよな。
例：
・RTOS→ページングはハードリアルタイム性を失う原因となるので法度
・サーバOS→多数のプロセスが間欠的に動作。トータルで必要なメモリ大
・ビジネス用途→フォアグラウンドのプロセスを快適に動作
・マルチメディア→RTOSほどでないにしろソフトリアルタイム性を実現

学問的には、どんなサイズでいくつくらいのメモリの塊が必要かの分布の分析に
なるだろうが、味気ないので誤解をおそれず上記のように書いてみた。
こいつらのトレードオフの重心をどこに置く？それともダイナミックに対応したいのかな。