ルーターとかスイッチとかの内部構造を言うと
ルーターはルーティングエンジンチップとかあるからめんどいので
スイッチの話で、スイッチは
物理ポート-[PHYchip]-[MIIorRMII-I/F]-[MACchip]-[data-BUS]-[SWchip]
みたいな構成してます、最近はPHY、MACが一つになってるのが多いです。
PHY,MAC,SWchipは各自FIFOレジスタを内部に持ってます。packetData
は必ずこのFIFOを通ります。さらにSWchipはバッファメモリを外付けでもっています。
このメモリは高速アクセスが要求されるので高価なSRAMやRDRAMが
使われます。このメモリはSWchipでdataを処理するためにpacketDataを一時的に
保管する場所です。基本的にこのバッファメモリやFIFOがいっぱいになると、
各chipはpacketの送受信を適宜停止（拒絶)します。
このことにより、パケットの損失が発生します。

遅延に関してはchip間のデータバスでは
データ送受信はバスサイクルに基づいてデータのやり取りが行われ
通常は数個のサイクル(クロックサイクル)でやりとりされますが
データ量が多い時、バーストサイクルで通常より長いサイクルで
一気に大量のデータを送受信します。このバーストサイクルは
2つのチップ間で送信と受信が頻繁に同じ時間帯で行われているときに行われている時は
非常に不利です。バーストサイクルによって、一つのデータ転送に
データバスが占有されてしまうからです。結果、他のデータ転送が
待たされることになり遅延が発生します。
このバースト転送の問題は長年のハードウェア課題で
様々な改善方法がありますが、効果てきめんっていう方法はいまだない
はず・・・
ま、おまえら土素人はこれのゆーざーずまにゅあるでも見てろ
ttp://www.necel.com/comm/ja/ether/d98433/index.html
あと、遅延は伝送路品質も要因として大きいんでない？
メタルだと、銅線劣化とか、ファイバーだったら、コア欠けとか
いろいろあるだろうに