xyz+xy'z'+x'y'z+x'yz'
これを論理回路で表すときなるべく論理素子の数を少なくしたいんですが
これ以上簡略化されますかね