最後に、これでこの話は終わりにするよ。何があってもね。
信じる信じないかはご勝手にどうぞ。

>>637に対する>>656の指摘に対する説明。
1. 出力レジにリネームレジ使用。
彼が俺の指摘に従って、意見を変えただけ。

2. ロード:積和演算比=1:1 in (>>637)
PPC970の場合で考える。POWER4はこれ使って各自計算すること。
(a) PPC970@2GHzは 2 x 2FPU x 2演算(積和) = 8GFLOPS = 8Gop/S
(b) PPC970@2GHzのFSBはRead=4B, Write=4B, Rate=1GHz => Read=約4GB/S
(c) 1演算(=1op)当たりに使えるメモリ帯域は、
4GB/S ÷ 8GFLOS = 4GB/S ÷ 8Gop/S = 0.5B/op
(d) １ロードは8B
(e) 1ロード当たりに実行できる演算数(op数)は
8B/Load ÷ 0.5B/op = 16op/Load
(f) 積和命令は1命令２演算だから、積和演算当たりのロード数Maxは、
16op/Load ÷ 2op/積和命令 = 8積和命令/Load

(g) >>637の積和命令当たり1ロード頻度は実際には発生しない。
(h) 8積和命令当たりに１ロードとすると、１クロック当たりの所要リネームレジスタ
　　　　数を>>637に当てはめると、
Loadに必要なレジスタ数 + 積和に必要なレジスタ数
= 1/8 + 1
= 1.125
(i) >>637では、1FPU当たり２レジスタ、2FPUで クロック当たりx4とし、
>>638で、必要なレジスタ数を20 x 2FPU x 2 = 80と言っているが、
　　　　(h)の結果を元に再度計算すると、
20 x 2FPU x 1.125 = 45
(j) 他にも問題があるが、一番大きいのは45個以下で充分な所を80個とした所。

【完】