>>637
>　　lfd fpr5, x[i]; // x[i]を読み込み
>　　fmadd fpr3, fpr4, fpr5; // 積和演算
>つまりfpr3とfpr5に書き込みが行われるす。FPUあたりの所要リネームレジスタわ2で、FPU
>が2個あることから、クロック当たりわx4ということになるす。

ここだけあれば充分なのに、話が無意味に長い。ポイントは２点。

1. 出力レジのみにリネームレジが割り振られることになっていて、
　俺が指摘したことの繰り返し。

2. ロードと積和演算を1:1の比で使用しているが、POWER4, PPC970のいづれも
　それだけのメモリ帯域を持っていないため、机上の空論でしかない。
つまり、嘘。

俺にとっては何の利益もない話の繰り返し。
それに誰も理解してない見たいだし、そろそろ終わりにしよう。