C'tｌ記事の要約す。
　・FPU x 2, IU x 2, LSU x 2, 128bit SIMD (AltiVec互換) x 1
　・強化された分岐予測
　・8 fetch / clock
　・9段パイプライン
　・8 retire / clock?
　・42bit物理アドレス
　・52百万トランジスタ
　・64KB L1 Icache + 32KB L1 Dcache
　・8-way, 512KB L2
　・2 x 32bit P-to-P bus, 900MHz, ECC, 6.4GB/s
　・[email protected] (Vdd = 1.3V), [email protected] (Vdd=1.1V)
　・SPECint2000: 937, SPECfp2000: 1051
　・14.4GFlopsのSIMD演算
　・7.2GFlopsのスカラ演算
　・Dhrystone: 5.22GFlops