>>729
比較の対象が理解していただけないようすけど、簡単にすれば
　64byte/line = 32byte/line × 2 hardware prefetch
と書いているだけす。キャッシュライン幅を増やすことわ、デメリ
ットの方が多いすから性能向上に繋がるとわ思えないす。
もちろんこの話わSIMDのプリフェッチ命令とわ別の話す。
　　------------------------
　　配線量が増えて実装できなくなる点と、
　　------------------------
これが理由なら半導体プロセスの3世代程に渡ってL1のセット
数が変わっていないのわ変だと思われるす。単純に性能向上が
見込めないからじゃないすか？