すでに689に対する反論が出ているけど順番にやらして欲しい。

>>683
> >>676
> それに(1)のハイパーパイプラインと(3)のトレースキャッシュの組み合わせも，
> 見方によってわ命令バッファが非常に大きくなったものと見ることができるす。

ちょっと確認させて。
「命令バッファ」は P4 の命令ストリーム・バッファの意味で使っている？
それとも out-of-memory execution コア内にある命令ウィンドウ・バッファの
どちらを言っている？


> HTわある意味，Fetch - Execute間のステージが多くなったことで命令の組
> み合わせを再構成できるようになってはじめて実現できたと考えられるす。
> 似た例でわ，POWER4もステージの追加で，VLIW的な命令の再構成をしているす。
後者については同意する。

でも、P4 は動作がうまくいっている場合には、Trace Cache から μOP 命令が
供給されるされるから、「Fetch - Execute ... はじめて実現できた」は引っかかるな。

HT に関する資料は下。
http://www.intel.com/technology/itj/2002/volume06issue03/vol6iss3_networkprocessors.pdf
# ここに出てくる P4のパイプライン概念図は Apha 21264 のものに似ている。