・メモリとI/O
　>>295にもちょっと書いたすけど、POWER4の外部バスわ
　　1. 1/2クロックの16byte MCM内プロセッサ通信バス x 6(3in+3out)
　　2. 1/2クロックの8byte MCM間プロセッサ通信バス x 2(1in+1out)
　　3. 1/3クロックの16byte L3/メモリバス x 2(1in+1out)
　　4. 1/3クロックの4byte GXバス(I/Oバス) x 2(1in+1out)
　となっているす。サーバーチップとの差別化のためにもプロセッサ間
　通信バスわ削除すると考えられるす。IBMのPowerPCロードマップでわ
　http://www-3.ibm.com/chips/products/powerpc/rdmap/
　RapidIOの採用がSIMDと並んでいることから考えて、GXバスもRapidIO
　に変わるのでわないかと思われるす。RapidIOわプロセッサ間通信用に
　http://www.megabbs.com/cgi-bin/readres.cgi?bo=mac&vi=0046&res=361&fi=no
　てな感じで使えるすから、SMPわこれで行くんじゃないすかね。
　メモリバスわ、6.4GB/sを発表要旨に入れている以上、大きな変更わ無い
　かと思うす。ただ、現在のPOWER4わeDRAMの外付けL3, メモリコントローラ
　とセットでマルチチッププロセッサの様相を呈しているすから、L3わ普通の
　SRAMが使えるようにするか、いっそ無くなるとおもわれるす。
　メモリコントローラも内蔵になる気がするすけど、pin数の削減とメモリ
　選択の自由のために外付けのままかもしれないす。
　6.4GB/sという数字がHyperTransportの32bit/800MHzの帯域と一致すること
　から、このメモリコントローラへのバスがHTになるとの意見もあるす。
　http://www.hypertransport.org/tech_overview.html