現在の解析状況。

GPIO75,77両方ともLパルス幅が短すぎて(数十nsec？)、最短のwhileループでもポーリングできない。
(HSYNC数回を取りこぼすので、多少パフォーマンスが劣ることがある)
corgiは外部回路でパルス幅を延ばしてると推測してるのだけど、ZERO3にも同じ回路あるかも？
端子解析用にオシロが欲しい…(･ω･)


pxafb.cがLCCR4を設定していない。(pxa27xに完全対応してない)
　影響1：LCDがオーバークロックになってる。(VSYNC期待値60Hz→現行82Hz)
　影響2：LCDが忙しい分だけ、CPUのパフォーマンスが劣る。発熱する

きれいに修正するとpxa27x系機器全部に関わる部分なので、
カーネル起動時にLCCR4=0と設定してVSYNC 41Hzで仮対応とする予定。(･ω･)
（VSYNC 41Hzでも、HSYNCポーリングが間に合わないことに変わりありません）