>>71
>3次元的な設計ができるようになれば
数段なら既にチップ上で3次元は実現している。常識だと思ったが。
断層写真とかみたことない？
>>69
自分で自分のレスみたいになっている、訂正67が67にｗ
訂正発言ぐらいしろよｗ

>68
>それでも一世代(回線幅で0.7倍、面積で半分)進むたびに1〜2割の
それは変じゃないか？
製造ルールが細かくなっても規模＝回路数は逆に増えている。
インテルが周波数を上げられない原因の１つ（主原因）は熱密度
だったはず。周波数を上げるのは見た目の向上だよね？
Pen4だとパイプ２０段、さらに周波数を上げるには、このパイプライン
数を上げなければならない
パイプライン数を上げても、その効果がPen3からPen4でほとんど上がらない
結果としてパイプライン数を抑えてとう方向に向かっているんじゃないか？

＞言っても7〜8GHzはいく。クロックアップの話ではない、ふつうの使用範囲でも
小規模で周波数を上げるのはさらに高い周波数で動いているデバイスは
沢山あるので可能だろう、しかし業界や専門家の意見では逆に下げる方向を
考えているのが主流になりつつある。
パイプラインを使った並列化での周波数での性能向上より、パイプライン
を減らして周波数を下げるほうが規模が減るという現状があるかぎり
多コア化、マルチＣＰＵ、セルベース化の流れは止まらないと
おもわれる。
未来技術板だから、ＳＦ的に考えるとスタートレックのコンピュータが
まさに超並列型で逐次型ではなくライブラリーデータベースだけどね。