どっかの誰かが書いたというソース（設計書は無い）を改造するように言われたのですが、

if（いべんと）then
　　if（hen1=1)then　hoge<=1;
　　end if;
　　if(hen2=1)then　hoge<=0;
　　end　if;
end if;

こんな記述に遭遇して、ただでさえ不慣れなVHDLに混乱しました。
この場合、hen2=1は、hen1=1に対してelsifで書けばいいと思うのだけど、

こういう書き方はふつうにあるんですか？