「CPLDやFPGAで全加算器を構成する場合、
CLAを実装するのは面積的にも速度的にも無駄」
という記述を見たのですが、具体的によく分かりません。

とりあえず切っ掛けだけでも構いませんので
御指導頂けると有り難いのですが。