トップページ⇒denki

1001コメント354KB

【Verilog】記述言語で論理設計 Project2【VHDL】

■ このスレッドは過去ログ倉庫に格納されています

0895774ワット発電中さん

2005/07/14(木) 22:57:49ID:7IXFkLf+

>>891
event を使わない記述をすればOK

■ このスレッドは過去ログ倉庫に格納されています