トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0853
774ワット発電中さん
2005/07/11(月) 13:34:37
ID:VcyrKdD9
>>851
>でも、他の場所では、使えるたりするんですが、
他の場所って何なんだよ。
立ち上がりと立下りをひとつのalwaysに書いて一体どこの会社の製品がが論理合成できるのか言ってみろや。
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています