初心者です。おまいら教えてください。
FPGAの評価基板でやってるんだけど、トップモジュールで

module test(CLK,SIGOUT)
input CLK;
reg count = 0;
output SIGOUT;

always @ (posedge CLK or negedge CLK)
count <= 〜count;
・・・後略

とやると　count <= 〜count;のラインで
The logic for <count> does not match a known FF or Latch template.
というエラーが出るんだけど何故でしょう。
always @ (posedge CLK)にすると大丈夫なんですが。
お願いします。