1001コメント354KB

【Verilog】記述言語で論理設計 Project2【VHDL】

■ このスレッドは過去ログ倉庫に格納されています

0821774ワット発電中さん

2005/07/04(月) 21:35:22ID:mFXlXXTD

>>816
iverilog　いいお。

つ　ttp://www.ice.gunma-ct.ac.jp/~kimsyn/verilog/FreeSim/iverilog/iverilog.html

■ このスレッドは過去ログ倉庫に格納されています