verilogだとwireかregかで明示的に書けるけど、
VHDLだとそれが出来ないってことやね。