トップページ⇒denki

1001コメント354KB

【Verilog】記述言語で論理設計 Project2【VHDL】

■ このスレッドは過去ログ倉庫に格納されています

0815774ワット発電中さん

2005/07/04(月) 10:01:40ID:YFhH4slB

>>814
それは合成ツールの仕様なんじゃないの?

■ このスレッドは過去ログ倉庫に格納されています