トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0805
774ワット発電中さん
2005/07/01(金) 23:05:14
ID:6YAH5rTH
つーか、おかしいと思ったら少ないbitのカウンタ等を記述しSimして自分で納得する迄
試せると思うが。
やらないと言う事じゃ所詮その程度の知力と能力しかない証拠だわな。
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています