トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0783
774ワット発電中さん
2005/06/24(金) 18:12:16
ID:TWmzq/xc
じゃあHDLじゃなくてCで書いてみ?VBでもなんでも自分が習得してる言語で。
方法がわかってるなら何でも書ける。わかんなきゃ何やってもダメ。
宿題は考えてやるんだよ。考えるのは頭。頭は生きてるうちに使う物だ。がんばれ。
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています