トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0772
774ワット発電中さん
2005/06/24(金) 09:50:15
ID:TWmzq/xc
どっちのHDLも読めるぐらいにはなっておいた方がいいぞ
大事なのはやり方を覚えることなんだし。
簡単な例だし、ちょうどイイ機会じゃないか?
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています