トップページ⇒denki

1001コメント354KB

【Verilog】記述言語で論理設計 Project2【VHDL】

■ このスレッドは過去ログ倉庫に格納されています

0728774ワット発電中さん

2005/06/15(水) 12:47:22ID:iN37Q4cD

>>727
熱とかジッタとかスキューとかファンイン・アウトとか終端とかを気にせず設計した
オープンハードウエア界の巨匠は存在したけどねw

■ このスレッドは過去ログ倉庫に格納されています