1001コメント354KB

【Verilog】記述言語で論理設計 Project2【VHDL】

■ このスレッドは過去ログ倉庫に格納されています

0706タスク

2005/05/30(月) 20:51:28ID:ZVhUdiy8

俺は論文書いてたいけど、テーマは並列LSCの通信部の設計、製作に関すること。誰が俺に助けてくれませんか？できれば、俺と連絡して
もちろん、お金あげるから

■ このスレッドは過去ログ倉庫に格納されています