初心者です。アドバイスをお願いします

下記の条件A＝'1'に加えA and B＝'1'の条件となるBを追加しようと考えています。
どこにどのような回路を組み込めば良いでしょうか？

entity test is
port(a, b : in std_logic;
A　　　 : in std_logic;
clk : in std_logic;
n_rst : in std_logic;
　　　　　　　a1,b1 : out std_logic);
end testr;

architecture RTL of encoder is

begin
process (a, b, clk, n_rst, A) begin
if(n_rst = '0') then
a1 <= '0';
b1 <= '0';
elsif(clk'event and clk='1') then
if(A = '1') then
a1 <= a1;
b1 <= b1;
else
a1 <= a;
b1 <= b;
end if;
end if ;
end process;
end RTL;