トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0694
774ワット発電中さん
2005/05/24(火) 22:36:48
ID:XhnVf7D0
質問させて頂きます。
VHDLでC言語の「#ifdef 〜 #endif」と同等の処理を
行いたいのですが、どなたか教えて頂けませんか?
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています