トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0685
667
2005/05/17(火) 01:22:37
ID:bkxM2nFx
>>684
おまえ、アホか。しらべてないやろ。
なんでIN_A/IN_B/IN_Cをセンシティビティリストにいれんのや。
これ以上聞くな。アホらしいから。だからだれも相手にせんの。
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています