1001コメント354KB

【Verilog】記述言語で論理設計 Project2【VHDL】

■ このスレッドは過去ログ倉庫に格納されています

0673774ワット発電中さん

2005/05/16(月) 10:26:51ID:xk1r6bSl

ま、まともな会社ならトライステートを
３ステート(3-state, three-state)って
標記するよう指導されるわけだが。。。

■ このスレッドは過去ログ倉庫に格納されています