トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0670
667
2005/05/16(月) 00:52:18
ID:8DUMjoS4
>>669
> センシティビティリストは「RESET」と「ADRES」だけ見張っていればいいから
ごめん、釣りじゃなかったのね。
本当に聞いているんだね。
オマエさんのセンシティビティリストの考え方、間違ってるよ。
答えは自分で見つけな。
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています