トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0669
774ワット発電中さん
2005/05/16(月) 00:36:05
ID:wNMEogmY
RESET信号が入ったら無条件でDATAはトライステート
んでADRESが「001」、[010]の時意外はトライステート。
何か問題ありますか?
センシティビティリストは「RESET」と「ADRES」だけ見張っていればいいからこの2つだけ入れました。
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています