【Verilog】記述言語で論理設計 Project2【VHDL】
■ このスレッドは過去ログ倉庫に格納されています
0660774ワット発電中さん
2005/05/14(土) 15:10:17ID:JX62oeiU3本の「ADRES」を出力イネーブル信号として使っているつもりなんですが、新たに出力イネーブルを
ついかしたほうがいいってことですか?
>>659
オープンドレインの切れている状態とトライステートの切れている状態違うから困ってます。
■ このスレッドは過去ログ倉庫に格納されています