1001コメント354KB

【Verilog】記述言語で論理設計 Project2【VHDL】

■ このスレッドは過去ログ倉庫に格納されています

0658774ワット発電中さん

2005/05/14(土) 07:49:58ID:D0huQ3zW

出力イネーブル信号を作って
それが有効なら「出力信号（０または入力A_B_C）」、
無効なら「ＺＺＺＺ」
ってふうに書き直したら？

■ このスレッドは過去ログ倉庫に格納されています