トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0653
651
2005/05/13(金) 21:44:32
ID:9Kh+JZzb
>>652
でも0を1に変えてやるとトライステートとして出力されます。
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています