トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0612
774ワット発電中さん
2005/04/26(火) 09:04:27
ID:OPSWUhYA
EDAベンダの鴨が多いな。っていうかEDAベンダの中の人かな。Verilogの方が金になるからなー。まあLSIメーカが率先して鴨やってるんだからしょうがないんだけど。まさに売国産業。
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています