トップページ⇒denki
1001コメント354KB

【Verilog】記述言語で論理設計 Project2【VHDL】

■ このスレッドは過去ログ倉庫に格納されています
0001792= ◆YMO/ALTERA 04/09/03 12:21ID:p+kby74r
HDLの処理系も、それを実際に動かすシミュレータ・評価基板も
安価で入手できるようになってきました。

このスレが目に入ったおまえ! HDLで何か作って遊んでみませんか。

日曜工作のHDL書き、学生さん、プロの方、カキコお待ちしております。
関連情報は >>2-10 あたり。

前スレ
【Verilog】プログラムで作る回路 Project1【VHDL】
http://science3.2ch.net/test/read.cgi/denki/1072330555/l50
0604774ワット発電中さん2005/04/24(日) 20:22:57ID:gNxwQBuh
>>601
それで食えるならそれが正解。
0605774ワット発電中さん2005/04/25(月) 12:09:19ID:4+9AkTV9
海外はVerilog、国内はVHDLって感じ。
米系メーカーでＣＰＵ作ってたころはVerilogばかりだった。
独立起業して国内メーカーを相手にするようになったらほとんどVHDL。
社内ＩＰの開発はいまもVerilogでやってる。これは好みの問題かな。
PascalよりＣが好きなのと同じようなもん？
0606774ワット発電中さん2005/04/25(月) 12:35:52ID:y04O3WE2
C++よりDelphi(Object Pascal)が開発もデバッグも楽だけど
それでもVHDLよりはVerilogの方が気に入って使っている。
どうしてもVHDL要る時はVerilogで作ってから自動変換汁！
0607774ワット発電中さん2005/04/25(月) 15:21:32ID:2bJ/vJmf
AHDL派とゆーツワモノはおらんか？

0608774ワット発電中さん2005/04/25(月) 15:32:57ID:dBcwvxVd
>>605
>国内はVHDLって感じ。
それはおまいが相手してる会社の話だ。
俺の知ってるとこ(大手)はVerilogが多い。
あとHDLがらみの求人見てみろ。圧倒的にVerilogが多い。
もっとも俺の知ってるとこはFPGAまでは試作でそのあとASICまでを考えてるとこ。
FPGAで作業完了してるとこは未だにVHDLにしがみついてるのかもしれん。
0609774ワット発電中さん2005/04/25(月) 16:22:52ID:PKp6kwUm
某社のMIPSプロセッサもVerilogで書いてるし
0610774ワット発電中さん2005/04/25(月) 20:16:04ID:ifLXH1aI
SFLはおよびでない？
0611774ワット発電中さん2005/04/26(火) 01:41:28ID:X3wbXkem
SFL・・・エルピーダも使ってる。
0612774ワット発電中さん2005/04/26(火) 09:04:27ID:OPSWUhYA
EDAベンダの鴨が多いな。っていうかEDAベンダの中の人かな。Verilogの方が金になるからなー。まあLSIメーカが率先して鴨やってるんだからしょうがないんだけど。まさに売国産業。
0613774ワット発電中さん2005/04/26(火) 09:25:00ID:wzAJpFPs
上にもあるけどこのギョーカイでは美的センスの無い方が主流
になりやすいというジンクスはある罠

68000 vs 8086にしても、Pascal と CにしてもMinix vs Linuxにしても・・
0614774ワット発電中さん2005/04/26(火) 14:11:06ID:UsH6WjqR
お前、ままごとOSのMInixとLinuxをなんで比較してるんだ？
わかってんのか？
0615774ワット発電中さん2005/04/26(火) 14:39:17ID:VCowlzD5
>>612
相当ひねくれてるな。俺はVerilog派だが、VHDLも使えるツールしか使ってない。
Modelsim/HDL Designer/Precision/SynplifyフィッタはISE/Quartus
Verilog専用のツールって一体何？そんな便利なツール使ったことないね。
大体、VHDLで満足する奴はプログラム言語の開発環境を満足に知らん奴だな。
少しでも知ってりゃ。VHDLなんてゲゲボ。絶えられないはずだ。

0616774ワット発電中さん2005/04/26(火) 17:12:25ID:wzAJpFPs
>>614
最初のLinuxなんて酷いものだったじゃん
0617774ワット発電中さん2005/04/26(火) 20:28:45ID:4w0b6lkR
Minixの方がLinuxより先進性あったんだよね～
0618774ワット発電中さん2005/04/26(火) 22:35:44ID:a1s69AXg
verilogのテストベンチでinitial文の中で継続代入ぽいことをしたいとき、
forever @(A or B) OUT = A || B;
って記述は可能でしょうか？
明日試せばいいのですが、気になるので。。。
0619774ワット発電中さん2005/04/26(火) 22:43:46ID:vYe2i6ZT
>ゲゲボ
なぁ、ゲゲボってどういう意味なん？
0620774ワット発電中さん2005/04/27(水) 00:12:52ID:1QCKtkNc
自分が頭悪い奴であることの宣言でしょう。

書き込み内容から推測するとそうなる。
0621774ワット発電中さん2005/04/27(水) 01:19:05ID:NW0QCMMQ
ゲゲボ
元ネタ、確かファンロードっていう雑誌
30後半から40にかけてのヲタだと思われる
死語とかそういうレベルの代物ではありません
20年ぶりに聞いたよ。未だ使うやつがいるとは…
0622774ワット発電中さん2005/04/27(水) 01:42:50ID:aagbsv72
>>612
アホやなぁお前。
単に今更方向性を変更できない悲惨なVHDL屋だろうがかわいそうにな！
Verilogが金になるというのはそっちの方が生産効率が高いことを認識したユーザが多いからだ。
ユーザが多いから言語仕様の穴を埋めるようなツールが出てくる。
0623俺様 ◆f0ugTrYQRI 2005/04/27(水) 05:47:59ID:dIocz0CA
（；´Д｀）ﾊｧﾊｧ 　ゲゲボ美食ツアーに逝くでちゅよ！
香港で飲茶を食べるでちゅ～
0624774ワット発電中さん2005/04/27(水) 22:44:22ID:eYk1gBjJ
VerilogだのVHDLだのそんな小さい話しじゃない。
LSIメーカを通して、日本の技術、ノウハウ、富がどれだけ海外に流出したか考えたことがないの？
いい加減、Synopsys、Cadense、Mentorをありがたがって、
毎年毎年お布施を払うのはやめて、GNUのようなプロジェクト立ち上げろってことだよ。
0625774ワット発電中さん2005/04/27(水) 22:53:26ID:6pQ5Oz5i
賛同します
賛同します
賛同します

では>>624ﾀﾝ、頑張ってくらはい。
0626774ワット発電中さん2005/04/27(水) 23:06:31ID:1QCKtkNc
>>624
先ずはお前から何かどうぞ。
0627774ワット発電中さん2005/04/28(木) 00:41:01ID:rZNilWpl
まあSTARCのスタイルガイドは確かに情けないよね。
0628socket774@rc2005/04/28(木) 00:54:41ID:alTjvFo/
>>607
ずっと昔AHDLでゴリゴリ書いてますた。
AHDLで評価変数使うと色々裏技つかえますよ。
回路階層の帰納定義が出来たり、
パラメータの内容から数式を通して条件判断して
回路の生成方法を変えたり、
レジスタ入れる個所を自動決定させたり・・・etc
LPMの中身を解析していろいろ知りますた｡


いまはVHDLしか使ってませんけど（ｗ
0629774ワット発電中さん2005/04/28(木) 01:30:25ID:XHA9VSQp
>>625
>>624を破産者にするつもりか！(w
0630774ワット発電中さん2005/04/28(木) 23:44:56ID:EXLbwENb
VHDLでブロックコメント・・・
使えないんだな。
0631774ワット発電中さん2005/04/28(木) 23:55:26ID:NaTZHK5+
つーかレベルの低いどっちが良い論争などするなっての。
馬鹿か？
0632sage2005/04/29(金) 08:40:35ID:hKs8yizz
>>627 スタイルガイド気に入って参考にしてるけど、
どこが情けないの？役に立ってるけどなー。
0633774ワット発電中さん2005/04/29(金) 13:06:22ID:lhVrpHWo
デザインルール的指針はあって然るべきだしそれに何を使うかは
人の勝手なのにね。
ま、好き勝手に書いてろくなドキュメントもないなんて仕事をしてる
んじゃないのかな？
0634774ワット発電中さん2005/04/29(金) 18:06:50ID:BuLkX+R8
>>631
レベルが低いのはお前だボケ。死ねや。

仕事で両方使う必要があるならともかく、
これから新規に使おうという人で、
どっちを使ったほうがより効率的で、将来有望なのか比較したくなるのは当然だ、
0635774ワット発電中さん2005/04/29(金) 18:11:19ID:hL83OBc+
俺はノンケだってかまわないで
食っちまう人間なんだぜ
0636774ワット発電中さん2005/04/29(金) 18:13:28ID:hL83OBc+
すみません間違えました誤爆です
0637774ワット発電中さん2005/04/29(金) 18:27:24ID:lhVrpHWo
やだやだ、休みになると馬鹿が湧くんだよな。
ｳｾﾞｰ
0638774ワット発電中さん2005/04/29(金) 22:55:10ID:R/B0eCmE
みんな休みなの？
0639774ワット発電中さん2005/04/30(土) 13:04:02ID:RwqtPFMQ
漏れは最初にやったのはVHDL
どっかで読んだのは、VHDLやってた人がVerilog使うのは簡単だが、
逆は大変と聞いたからだ。
最初はガチガチのほうでやっとけばラクなほうに転ぶのは簡単ってことだな。
0640774ワット発電中さん2005/04/30(土) 18:18:38ID:eOoS6LdP
漏れは最初にやったのは高周波
どっかで読んだのは、高周波やってた人がディジタル回路は簡単だが、
逆は大変と聞いたからだ。
最初はガチガチのほうでやっとけばラクなほうに転ぶのは簡単ってことだな。
0641774ワット発電中さん2005/04/30(土) 21:36:52ID:/ny9r/xP
>>640
なぜそのまま高周波職人にならなかったのかと小一時間…
0642774ワット発電中さん2005/04/30(土) 23:01:27ID:ZoLLL5Ga
漏れは最初にやったのは小学生
どっかで読んだのは、小学生やってた人が高校生は簡単だが、
逆は大変と聞いたからだ。
最初はガチガチのほうでやっとけばラクなほうに転ぶのは簡単ってことだな。
0643774ワット発電中さん2005/04/30(土) 23:02:39ID:lEXHuyX3
漏れは最初にやったのはアナル
どっかで読んだのは、アナルやってた人がマンコは簡単だが、
逆は大変と聞いたからだ。
最初はガチガチのほうでやっとけばラクなほうに転ぶのは簡単ってことだな。
0644774ワット発電中さん2005/04/30(土) 23:04:15ID:355ObSRc
VHDL == 小学生 == アナル
ってことだな
0645socket774@rc2005/04/30(土) 23:20:21ID:ACNDAkK8
漏れは最初にやったのは回路図入力。
画期的だと思った(15年位前)。
MAX+PLUSでMAX5128使ってAHDL＆回路図入力して
設計やってた頃がなつかすぃ。

実は最初に講習会（小林優氏のCadenceでやってたやつ）
いって覚えた言語はVerilogだったりして（ｗ
0646774ワット発電中さん2005/04/30(土) 23:25:02ID:J+G+FTqB
早く休みが終わらないかな。
アホの書き込みは見るに耐えない。
0647774ワット発電中さん2005/05/01(日) 00:12:18ID:i0O4bH2m
>早く休みが終わらないかな。
>アホの書き込みは見るに耐えない。

と、もっともアホがほざいております
0648774ワット発電中さん2005/05/01(日) 15:08:48ID:0+I6OP6t
function文を多用する俺にとってはVerilogでないと困るな。
0649774ワット発電中さん2005/05/04(水) 10:53:51ID:qCUWf+Bc
しかし、FPGAの匂いのするスレは基地外ばかりだなぁ。

”書き換えできるんでしょ？”ってことでガラガラ仕様やらスケジュールに翻弄されるストレスはわかるけど...。
ここの基地外もage専だなぁ。
0650俺様 ◆f0ugTrYQRI 2005/05/04(水) 11:15:01ID:l7iYV4Kx
（；´Д｀）ﾊｧﾊｧ 　誰か呼んでくれたでちゅか？
0651774ワット発電中さん2005/05/13(金) 01:19:50ID:9Kh+JZzb
質問させていただきます。
データバスに書き込む際に、書き込む時以外はトライステートになるように書いたのですが
'0'を出力するようにするとその箇所だけトライステートではなくオープンドレインになってしまいます。
(QuartusⅡのフロアプランでオープンドレインになっていると分かりました)

LIBRARY ieee;
USE ieee.std_logic_1164.all;

ENTITY test IS

PORT
(
RESET　　: IN STD_LOGIC;
　　　　　　　　　　IN_A　　　 : IN STD_LOGIC_VECTOR(2 downto 0);
　　　IN_B 　　　: IN STD_LOGIC_VECTOR(2 downto 0);
　　　IN_C　　　 : IN STD_LOGIC_VECTOR(2 downto 0);
　　　ADRES　 : IN STD_LOGIC_VECTOR(2 downto 0);
　　　DATA　　 : INOUT STD_LOGIC_VECTOR(7 downto 0)
);

END test;

ARCHITECTURE test_architecture OF test IS

BEGIN

process(RESET, ADRES)

begin

if RESET = '1' then
DATA <= "ZZZZZZZZ";
else
case ADRES is
when "001" => DATA(2 downto 0) <= IN_A(2 downto 0);
DATA(5 downto 3) <= IN_B(2 downto 0);
DATA(7 downto 6) <= "00";

when "010" => DATA(2 downto 0) <= IN_C(2 downto 0);
DATA(7 downto 3) <= "00000";

when others => DATA <= "ZZZZZZZZ";
end case;
end if;

end process;

END test_architecture;

0652774ワット発電中さん2005/05/13(金) 02:40:56ID:WjfEC93p
0とZだけなら「トライ」ステートじゃないもんな。
06536512005/05/13(金) 21:44:32ID:9Kh+JZzb
>>652
でも0を1に変えてやるとトライステートとして出力されます。
0654774ワット発電中さん2005/05/13(金) 21:48:09ID:Ws8mEBWn
トラスレートの判例
http://tubox.skr.jp/ch/big/src/1113556286690.jpg
0655774ワット発電中さん2005/05/13(金) 22:54:58ID:B60nfGhN
>>653
君馬鹿か？
0656774ワット発電中さん2005/05/13(金) 23:01:10ID:Aq3jXKgH
こゆ設定項目があるでしょ？

Auto Open-Drain Pins

Allows the Compiler to automatically convert a tri-state buffer
with a strong low data input into the equivalent open-drain buffer.

どこにあるかは自力で探せ。
0657774ワット発電中さん2005/05/14(土) 00:52:35ID:JX62oeiU
>>656
設定してみましたが相変わらずオープンドレインのままでした・・・。
もうちょっと考えてみます。
0658774ワット発電中さん2005/05/14(土) 07:49:58ID:D0huQ3zW
出力イネーブル信号を作って
それが有効なら「出力信号（０または入力A_B_C）」、
無効なら「ＺＺＺＺ」
ってふうに書き直したら？
0659774ワット発電中さん2005/05/14(土) 14:41:33ID:E+zMVA/l
1を出力することがないならオープンドレインでもいいじゃん。
なんで困るの？
pチャンがあってもドライブされることはないし。
0660774ワット発電中さん2005/05/14(土) 15:10:17ID:JX62oeiU
>>658
3本の「ADRES」を出力イネーブル信号として使っているつもりなんですが、新たに出力イネーブルを
ついかしたほうがいいってことですか？

>>659
オープンドレインの切れている状態とトライステートの切れている状態違うから困ってます。
0661774ワット発電中さん2005/05/14(土) 15:13:56ID:dCSocp3E
オープンドレインが嫌いなんじゃないの？
0662774ワット発電中さん2005/05/14(土) 19:59:56ID:JRbNa2fL
ソ　レ　ダ　！
0663774ワット発電中さん2005/05/14(土) 21:33:59ID:+LCXtOir
>>660
>オープンドレインの切れている状態とトライステートの切れている状態が違う
どのように違うの？
06646582005/05/14(土) 22:29:41ID:N84/Gu1X
>>660
HC541などのG端子相当に入力する一本の信号を一旦アドレスデコードからつくって、
Ｇ端子が有効の時（ｒｙ

これでも変わりませんか？自動で圧縮されるのかな？
0665：774ワット発電中さん 2005/05/15(日) 10:34:59ID:7NgLYrfN
センシティビティリスト間違ってるから、それが原因なんでないの？
センシティビティリスト間違うと、想定外のバグ仕込むことあるよ。
0666774ワット発電中さん2005/05/15(日) 14:28:07ID:gFzd/QJy
釣りに対して>>661がうまくエサ取りを演じたのに、
まだ釣られますか。そうですか。
ダボハゼ並みですね。
0667774ワット発電中さん2005/05/15(日) 23:17:12ID:I27Cgrk7
>>665
たぶん>>661はセンシティビティリストのどこに間違いがあるかも判ってないよ。

もしくは完璧な釣りだな。

＞ when others => DATA <= "ZZZZZZZZ";
なんて書きながら

＞ if RESET = '1' then
＞DATA <= "ZZZZZZZZ";
＞else
などと．．．けっこううまい釣りだよ
06686672005/05/15(日) 23:18:00ID:I27Cgrk7
ごめん。
>>661ではなく、>>660でした
0669774ワット発電中さん2005/05/16(月) 00:36:05ID:wNMEogmY
RESET信号が入ったら無条件でDATAはトライステート
んでADRESが「001」、[010]の時意外はトライステート。
何か問題ありますか？
センシティビティリストは「RESET」と「ADRES」だけ見張っていればいいからこの2つだけ入れました。
06706672005/05/16(月) 00:52:18ID:8DUMjoS4
>>669
＞ センシティビティリストは「RESET」と「ADRES」だけ見張っていればいいから
ごめん、釣りじゃなかったのね。
本当に聞いているんだね。

オマエさんのセンシティビティリストの考え方、間違ってるよ。
答えは自分で見つけな。


0671774ワット発電中さん2005/05/16(月) 00:55:27ID:wNMEogmY
非同期回路なのに入力信号が全部センシティビティリストに入っていないってことを言ってるんですか？
0672774ワット発電中さん2005/05/16(月) 01:09:47ID:Gj2xIsPh
素人の漏れには、センシビリティリストは、どこが間違ってるか
ようワカラン。合ってそうに見える。

> RESET信号が入ったら無条件でDATAはトライステート
ハイ・インピーダンスとか言わないの？　もしかして、
「Ｚ＝トライステートと呼ぶ＝オープンドレイン！？なんだそれ」という図式？？？
0673774ワット発電中さん2005/05/16(月) 10:26:51ID:xk1r6bSl
ま、まともな会社ならトライステートを
３ステート(3-state, three-state)って
標記するよう指導されるわけだが。。。
0674774ワット発電中さん2005/05/16(月) 12:10:41ID:dAv8fSHD
triが3を意味する事を知らんようだ
0675774ワット発電中さん2005/05/16(月) 12:55:06ID:1vkX0Rja
いやトライステートっていうよ。これはまっとうな用語だよ。それでみーんな意味が通じる。
そんなことで変更が必要なら、
ペンタ、ヘキサも変更せにゃならん。
06766512005/05/16(月) 21:03:21ID:wNMEogmY
自己解決しました。「0」と「Z」の出力ならオープンドレインになるのは当たり前でした。
初心者マークとれてから来ます。
でも、センシティビティリストの件は分かんね～わ。
0677774ワット発電中さん2005/05/16(月) 21:11:42ID:ShTS7dqE
ちょうど出てきたので、ちょっとその辺のこと教えてくださいな。

di tri tetra penta hexaでググると、そっち系の呼び方のページが出てくるけど、
ICなんかによくあるdual、triple、quadなんかの一覧って、どこかにありますか？
あと、２はダイだったりバイだったりしますよね。ダイポールアンテナとか
バイポーラトランジスタとか。このへんはどういう話なんでしょうか。
0678774ワット発電中さん2005/05/16(月) 21:31:36ID:9soW1er8
>>674
商標の話かと思ってたが、マジボケだったのか>>673
06796732005/05/16(月) 22:22:18ID:rLBvdL3M
>>678
>商標の話かと思ってたが、マジボケだったのか

いや、商標の話をしてたんだけどｗ
>>674-675 には笑わせてもらったよ。

0680774ワット発電中さん2005/05/16(月) 22:59:15ID:McxtgdLl
>>679
なんだか苦しいね。
日本語不自由か？
0681774ワット発電中さん2005/05/16(月) 23:09:55ID:P6RYwksH
用語検索 トライ・ステート （tri state）
用語検索. トライ・ステート （tri state）. [同]→3ステート. ナショナル・セミ
コンダクター社の商標． 用語検索インデックスへ戻 る 用語検索のトップに戻る Copyright
1997-2000 トランジスタ技術編集部.
www.cqpub.co.jp/term/tristate.htm - 2k - キャッシュ - 関連ページ

0682774ワット発電中さん2005/05/16(月) 23:30:36ID:/8fSzhyC
商標というのはその名称を使った商品を登録企業に無断で販売しちゃいかんと言う話だろ？
トライステートと言う用語を使って解説してる書籍なんていくらでもあるわけだが。
ここでいうような仕様書とか解説中に記載することは特に問題にならんのじゃないか？
よくあるだろ。欄外にXXはYY社の登録商標ですってやつ。
0683774ワット発電中さん2005/05/17(火) 00:06:03ID:ERz/+5Lc
誰がハゲやねん！
06846512005/05/17(火) 01:07:50ID:tqcqalrI
>>670
このコードにセンシティビティリストがあること自体が間違ってるってことか。
06856672005/05/17(火) 01:22:37ID:bkxM2nFx
>>684
おまえ、アホか。しらべてないやろ。

なんでIN_A/IN_B/IN_Cをセンシティビティリストにいれんのや。

これ以上聞くな。アホらしいから。だからだれも相手にせんの。
0686774ワット発電中さん2005/05/17(火) 01:24:47ID:yLX1AV2l
>>685
この板に君のような奴は不要。
目障りだから消えてくれ。
0687774ワット発電中さん2005/05/17(火) 01:35:14ID:SnMYMpm9
だな。
667の記述こそ釣り。
0688774ワット発電中さん2005/05/17(火) 01:41:32ID:tqcqalrI
全部組み合わせ回路で作ってるからセンシティビティリストはいらないでしょ？
0689774ワット発電中さん2005/05/17(火) 02:30:07ID:eNK5curG
しかし、>>652が即答してるのによく伸びるなー
0690774ワット発電中さん2005/05/17(火) 08:09:24ID:p3uLDjHp
>>677はギリシヤ語/ラテン語の基礎もしらんのか 無教養だな
diは普通の2 biは双数
0691774ワット発電中さん2005/05/17(火) 21:54:47ID:GYtGT1z5
biの系統の３とか４とかはない・・・ということでいいのかな？
dualとかの方は何？
0692774ワット発電中さん2005/05/17(火) 23:21:23ID:p3uLDjHp
dualはラテン語の「普通の2」の形容詞形
0693774ワット発電中さん2005/05/18(水) 21:29:12ID:09Do903X
どう検索しても一覧は出てこない・・・・・もう風呂入って寝よう
0694774ワット発電中さん2005/05/24(火) 22:36:48ID:XhnVf7D0
質問させて頂きます。

VHDLでC言語の「#ifdef ～ #endif」と同等の処理を
行いたいのですが、どなたか教えて頂けませんか？
0695774ワット発電中さん2005/05/24(火) 23:36:49ID:iFgyQacm
Cのプリプロセッサ使え
0696774ワット発電中さん2005/05/25(水) 00:49:35ID:k9OAL1Ql
無い

ゆえにVerilog-HDL使いが居る。
0697774ワット発電中さん2005/05/25(水) 09:57:19ID:cBYTkSkz
いまどき ccpとかgcc -Eじゃなくて m4使うだろ
06986942005/05/25(水) 12:46:53ID:bnwleK92
情報感謝です。
うーん、解決方法を探さねば・・・
0699：774ワット発電中さん2005/05/25(水) 23:35:29ID:9Qwiuam+
if generateは？
0700 ◆YMO/ALTERA 2005/05/26(木) 12:42:00ID:ms4YOkYR
合成の結果定数項になってことごとく消えて失せるだろうと
シンセサイザの力を信じて記述してる(汗
07016942005/05/26(木) 16:59:56ID:IuiE0bP4
皆さんレスありがとう。

できれば解決したいので、もう少し具体的に質問させて下さい。

現在、下記の様な記述をパッケージにまとめてあります。
　　constant TABLE_A : std_logic_vector(3 downto 0) := "1111";--System A
　　constant TABLE_B : std_logic_vector(3 downto 0) := "0001";--System A
--　constant TABLE_A : std_logic_vector(3 downto 0) := "1000";--System B
--　constant TABLE_B : std_logic_vector(3 downto 0) := "0010";--System B
System AとSystem Bを使い分けるのに、コメント行を入れ替えています。

この作業をスマートにしたいと考えているのですが、皆さんお知恵を！m(__)m
0702774ワット発電中さん2005/05/26(木) 19:17:12ID:LemZlmN/
>>701
signalで宣言してifで切り替えれば？
constantにしてるのは面積もったいないから？
07036942005/05/27(金) 11:31:07ID:QHEYeCXA
>>702さんコメントありがとう。

constantにしているのは、複数ソース内で利用するために
「パッケージでconstant宣言！」しか方法が分からなかった為です。

どんな方法でも、複数ソース内で利用できれば何でも良いのですが・・・
0704774ワット発電中さん2005/05/27(金) 19:23:34ID:1eReoTOh
こんなんじゃだめかいのう。
library ieee;
use ieee.std_logic_1164.all;
package SystemLib is
    constant SystemNumber :   integer := 0    ;
    function TABLE_A return std_logic_vector;
end SystemLib;
package body SystemLib is
    function TABLE_A return std_logic_vector is
        variable var: std_logic_vector(3 downto 0);
    begin
        case (SystemNumber) is
            when 0      =>  var :=  "0011"  ;
            when others =>  var :=  "1010"  ;
        end case;
        return var;
    end;
end SystemLib;
■ このスレッドは過去ログ倉庫に格納されています