トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0563
774ワット発電中さん
2005/04/14(木) 21:08:28
ID:X10C6rc+
>>561
RTL Viewer の事を言ってるのかな? あんなもの糞だぞ。
回路図から何の回路ブロックか読取るだけで一苦労。 自力で回路図書いた方がマシ。
ついでに言っとくが、web edition じゃ使え無いからねー。
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています