トップページ⇒denki

1001コメント354KB

【Verilog】記述言語で論理設計 Project2【VHDL】

■ このスレッドは過去ログ倉庫に格納されています

0506774ワット発電中さん

05/02/20 12:59:18ID:ISRILzfO

10'd491===10'd497はfalse
>>10'd497の俺が言うんだから間違いない。

■ このスレッドは過去ログ倉庫に格納されています