トップページ⇒denki

1001コメント354KB

【Verilog】記述言語で論理設計 Project2【VHDL】

■ このスレッドは過去ログ倉庫に格納されています

0502774ワット発電中さん

05/02/20 01:55:28ID:hZNQrB+R

>>499
「=」が２個というのはVerilogに限ったこっちゃ無いだろ。
もっといろんな言語を勉強すべし。

■ このスレッドは過去ログ倉庫に格納されています