トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0461
774ワット発電中さん
05/02/09 22:03:56
ID:Yx6deWLE
>>448
,452
すまんが、それをDCでやる方法知ってたら教えてくれ。
できれば、
verilog -f temp.vc
ってやるときの、temp.vcをdcで読みこませれたら
一番いいんだが、いい方法ある?
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています