1001コメント354KB

【Verilog】記述言語で論理設計 Project2【VHDL】

■ このスレッドは過去ログ倉庫に格納されています

0450774ワット発電中さん

05/02/04 12:45:18ID:YFwEnrk0

入力open？
論理合成に何か関係あるのか？

■ このスレッドは過去ログ倉庫に格納されています