>>444
dcモードは忘れたけどtclモードなら
　　set hoge [ls *.v]
　　read_verilog $hoge

入力openって、そのゲートに入れる信号をどこにもつないでいないということかな。
それならdon't careになるので処理はDC任せになってしまう。