トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0421
774ワット発電中さん
05/02/02 18:17:46
ID:AhxK4eGB
DWMになって恐縮だが、CPUの命令デコーダー合成の記事でdon't care
の合成に及ぼす影響がつい最近記事なっていたのをみて、未だ状況は
変わってないんだなと思ったのだが。
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています