トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0405
774ワット発電中さん
05/02/02 00:07:13
ID:W96QUaCu
Casex文で合成される回路ってのが想像出来ないんだがどんな回路になるんだ?
人間が一寸考えて回路にするのは面倒そうだなと思う記述ってなるべくしない方が
合成も軽くなる気がするんだが。
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています