トップページ
⇒
denki
1001コメント
354KB
【Verilog】記述言語で論理設計 Project2【VHDL】
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています
0401
774ワット発電中さん
05/02/01 16:44:22
ID:bFxl4Nj+
>>399
マジであの記述をまともに合成出来ると思っているならお前は相当の馬鹿だよ。
全部
前100
次100
最新50
■ このスレッドは過去ログ倉庫に格納されています